SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number:

JP2000269429

Publication date:

2000-09-29

Inventor:

YANO HITOSHI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

H01L21/768; H01L21/822; H01L21/8234; H01L27/04;

H01L27/06; H01P3/08; H01L21/70; H01L27/04; H01L27/06; H01P3/08; (IPC1-7): H01L27/04;

H01L21/768; H01L21/822; H01L21/8234; H01L27/06


- european:

Application number: JP19990073037 19990318 Priority number(s): JP19990073037 19990318

Report a data error here

Abstract of JP2000269429

PROBLEM TO BE SOLVED: To form a matching circuit of high Q value on Si substrate and to provide an MMIC(monolithic microwave integrated circuit) in a frequency band which is equal to or higher than 2 GHz on the Si substrate. SOLUTION: A second. conductive layer 13 of a ground potential is formed via a first interlayer insulating film 12 on a semiconductor substrate 11 of low resistance, such as the Si substrate and first and second conductive patterns 15 and 16 are formed via a thick (4.7 &mu m, for instance) second interlayer insulating film 14 on it. A conductive layer 17 of ground potential is formed on a substrate back surface. The first conductive pattern 15 functions as a transmission line with the conductive layer 17 as a ground layer and becomes the inductor of a high Q value, and the second conductive pattern 16 functions as the transmission line with the conductive layer 13 as the ground layer and becomes the capacitor of a high Q value. By combining the two transmission lines, the matching circuit of high quality is formed.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-269429 (P2000-269429A)

(43)公開日 平成12年9月29日(2000.9.29)

(51) Int.Cl.7		識別記号 ,	FΙ		テーマコード(参考)		
H01L	27/04		H01L	27/04	С	5 F O 3 3	
	21/822			21/90	S	5 F O 3 8	
	21/768				v	5 F 0 4 8	
	21/8234			27/06	1 0 2 A		
	27/06						
			審査	水 有	請求項の数13 (DL (全 11 頁)	
(21)出願番	3	特願平11-73037	. (71)出願人	. (71) 出願人 000004237 . 日本電気株式会社			
(22)出顧日		平成11年3月18日(1999.3.18)		東京都	港区芝五丁目7番1	号	
			(72)発明者 矢野		仁之		
			東京		都港区芝五丁目7番1号 日本電気株		
				式会社	内		
		•	(74)代理人	100096	253		
				弁理士	尾身 祐助		
				•			
			(71)出顧 <i>)</i> (72)発明者	000004 日本電 東京都 天野 東京都 式会社 100096	237 気株式会社 港区芝五丁目7番1 仁之 港区芝五丁目7番1 内 253	号	


最終頁に続く

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 Si基板上に高いQ値の整合回路を形成しうるようにして、Si基板上に2GHz以上の周波数帯におけるMMICを実現できるようにする。

【解決手段】 Si基板等の低抵抗の半導体基板11上に第1の層間絶縁膜12を介してグランド電位の第2の 導電層13を形成し、その上に厚い(例えば4.7μm)第2の層間絶縁膜14を介して第1、第2の導電パターン15、16を形成する。基板裏面にグランド電位の導電層17を形成する。第1の導電パターン15は導電層17をグランド層として伝送線路として機能し、高いQ値のインダクとなり、第2の導電パターン16は導電層13をグランド層として伝送線路として機能し、高いQ値のキャパシタとなる。この2つの伝送線路を組み合わせることにより、高品質の整合回路を形成することができる。



【特許請求の範囲】

【請求項1】 半導体基板と、前記半導体基板の下面に 形成されたその電位が第1の固定電位に固定された第1 の導電層と、前記半導体基板上を覆う第1の層間絶縁膜 と、前記第1の層間絶縁膜上に形成された第2の層間絶 縁膜と、前記第2の層間絶縁膜上に形成された第1種の 導電パターンと、を備え、前記第1種の導電パターンが 前記第1の導電層と協働して第1種の伝送線路として機 能しての第1種の伝送線路が整合回路の要素として用い られていることを特徴とする半導体集積回路。

【請求項2】 半導体基板と、前記半導体基板の下面に 形成されたその電位が第1の固定電位に固定された第1 の導電層と、前記半導体基板上を覆う第1の層間絶縁膜 と、前記第1の層間絶縁膜上に形成されたその電位が第 2の固定電位に固定された第2の導電層と、前記第1の 層間絶縁膜および前記第2の導電層上に形成された第2 の層間絶縁膜と、前記第2の層間絶縁膜上であって前記 第2の導電層が形成されていない領域上に形成された第 1種の導電パターンと、前記第2の層間絶縁膜上であっ て前記第2の導電層が形成された領域上に形成された第 2種の導電パターンと、前記第2の層間絶縁膜上であっ で前記第2の導電層が形成された領域上に形成された第 20 2種の導電パターンと、を備え、前記第1および第2の 導電パターンがそれぞれ前記第1、第2の導電層と協働 して第1種、第2種の伝送線路として機能し、前記第1 種、第2種の伝送線路がそれぞれ整合回路の要素として 用いられていることを特徴とする半導体集積回路。

【請求項3】 前記第1の固定電位と前記第2の固定電位とがグラウンド電位(接地電位)であることを特徴とする請求項1または2記載の半導体集積回路。

【請求項4】 前記半導体基板は、抵抗率が100オームセンチメートル以下の低抵抗の基板であることを特徴 30とする請求項1または2記載の半導体集積回路。

【請求項5】 前記第1種の伝送線路がインダクティブ 素子として機能し、前記第2種の伝送線路がキャパシティブ素子として機能することを特徴とする請求項1また は2記載の半導体集積回路。

【請求項6】 前記第1種の導電パターン、または、前記第1種の導電パターンおよび前記第2種の導電パターンがスパイラル状に形成されていることを特徴とする請求項1または2記載の半導体集積回路。

【請求項7】 前記第1の層間絶縁膜が無機絶縁膜であ 40 り、前記第2の層間絶縁膜が有機絶縁膜または無機絶縁 膜と有機絶縁膜との複合膜であることを特徴とする請求 項1または2記載の半導体集積回路。

【請求項8】 前記半導体基板の表面領域には、回路素子が形成されており少なくともその一部の回路素子は前記第1種の伝送線路または前記第1種の伝送線路および前記第2種の伝送線路によって回路間の整合が図られていることを特徴とする請求項1または2記載の半導体集積回路。

【請求項9】 前記回路素子が、電界効果トランジス

タ、および/または、バイポーラトランジスタであると とを特徴とする請求項8記載の半導体集積回路。

【請求項10】 前記第1の層間絶縁膜内に前記回路素子に接続される配線層が形成されていることを特徴とする請求項8記載の半導体集積回路。

【請求項11】 前記半導体基板上には、他の半導体基板の表面領域に回路素子が作り込まれてなる半導体装置が搭載され、該半導体装置の回路素子が前記第1種の伝送線路および前記第2種の10 伝送線路によって回路間の整合が図られていることを特徴とする請求項1または2記載の半導体集積回路。

【請求項12】 前記半導体装置が、フリップチップ形態の半導体装置であることを特徴とする請求項11記載の半導体集積回路。

【請求項13】 前記伝送線路の形成された半導体基板の表面領域内にはディジタル回路が形成され、アナログ/ディジタル複合回路が構成されていることを特徴とする請求項8または11記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、整合回路を有する 半導体集積回路に関し、特に、2 CHZ以上の周波数の信 号を増幅、周波数変換するRF回路を備えた半導体集積回 路に関するものである。

[0002]

【従来の技術】近年、情報のマルチメディア化が進む中で、無線通信では周波数が高周波化進められるとともに取り扱うデータのデータレートも高速化している。一方で、高速道路におけるノンストップ自動料金収受システムが開発されるなど無線システムの多様化、高度化が進められており、無線システムで用いられる周波数は今後一層高くなるものと予想されている。例えば、これまで移動体電話として2GHz程度の周波数まで使われてきたが、今後は需要の増加とともにより高い周波数が開放されるようになる。これまでの移動体通信システムにおいても半導体RFICは必要な重要なコンポーネントであったが、新しい無線システムにおいては、より高性能の半導体RFICの提供が必要となる。

【0003】2 GHz帯を超える周波数領域での無線シス 40 テムのキー半導体RF ICとしてはGaAs半導体を用いたIC がこれまで研究開発され実用化されてきた。これは、この材料がシリコン半導体と比べて材料的に高周波デバイスを作ることが容易であったことによる。しかし、最近の微細加工技術の進歩によりシリコン半導体を用いたゲート長がサブミクロン以下に小さくなったMOSFETの性能が非常に高くなり、2 GHzを超える周波数においても適用が可能になっている。シリコン半導体とGaAs半導体とを比較すると、シリコン半導体は大きな市場であるディジタルICの市場に使われてきた経緯からデバイス製造技 50 術が成熟しておりかつデバイスを低コストで提供するこ

とが可能である。また、ディジタル ICとRF ICとの融合 が比較的容易でありこれらをワンチップ化することによ り、さらに小型化、低コスト化が可能である。

【0004】しかし、2GHz以上のRF回路を実現するに は、デバイスの性能に加えて性能を発揮させるパッシブ な整合回路の実現が必要である。図15(a)、(b) に、MOSFETを用いた抵抗負荷型増幅器と入出力整合型増 幅器の回路例を示す。図15において、Inは入力端 子、Outは出力端子、QはMOSFET、Rは負荷抵 抗、Lは高周波分離用のコイル、MC(1)は入力側整 10 合回路、MC(2)は出力側整合回路である。図16 は、この回路を用いたときの利得の周波数依存性を示す グラフである。図16のグラフにおいて、MSG(Maximum Stable Gain)はデバイスのもつ最大安定利得と呼ばれ発 振しない状態で最大可能な利得を、MAG(Maximum Availa ble Gain)は最大有能電力と呼ばれるもので、両方とも デバイスの利用可能な最大の利得を表している。

【0005】同図に示されるように、図15(a)の抵 抗負荷型増幅器の利得-周波数特性はMSCのラインより はるかに低くかつ低い周波数で利得が0dBとなってし 20 まう。これは、デバイスのもつ相互インダクタンスと負 荷抵抗で決まる利得と、デバイスが寄生的にもつ対グラ ウンド(基板)容量Cosで与えられる利得の周波数特性 は、GB積一定の法則に律束され高い周波数を増幅するに は利得を下げて設計しなければならないことによる。ま たシリコン半導体の場合、抵抗率が小さいためシリコン デバイスが寄生的にもつ対グラウンド(基板)容量C。。が 半絶縁性基板上に作られるデバイスと比べておおきくな り、低い周波数で利得が0dBとなってしまう。

【0006】これに対して図15(b)に示す入出力整 30 合型増幅器では、整合回路のもつ特性により広帯域化は 難しい代わりに目的の周波数のところでデバイスが寄生 的にもつ対グラウンド(基板)容量をこみで電力の授受が 最高率になるよう整合回路のパラメータをチューニング することができ、図16に示すようにMSG,MACのレベル まで利得を稼ぐことができる。以上より分かるようにRF 回路では整合回路を用いることが必須となる。

【0007】2 GHzまでは半導体デバイスのチップと別 にチップインダクタやチップキャパシタなどのチップ部 品を同一のボード上に実装することにより比較的容易に 40 整合回路を実現することができる。実際移動体電話の大 半はそのように構成されている。しかし、2 Otzを超え るとQ値の高いチップインダクタ、チップキャパシタを 得ることが難しいこと、および実装によって加わるボン ディングワイヤーなどの寄生素子により設計どおりの性 能が得にくいことなどの問題が出てくる。この解決策と して整合回路を半導体基板上に半導体デバイスといっし ょに作り込むいわゆるMMIC(Monolithic Microwave Inte grated Circuit: モノリシックマイクロ波集積回路)が 実用化しており、GaAs半導体で作られる多くのICはMMIC 50 て図面を参照して説明する。図 1 は、本発明の実施の形

となっている。GaAs半導体MICの場合、基板が半絶縁性 基板で抵抗率が高いためにGaAs基板は誘電体基板として 働き比較的容易にQ値の高い整合回路を半導体表面上に 作り込むことができる。

[8000]

【発明が解決しようとする課題】これに対してシリコン 半導体上の整合回路の場合は基板抵抗率が小さいため半 導体表面上に配置した整合回路と基板との電磁結合によ りシリコン基板中に電流が流れこの電流による損失によ ってQ値が小さくなってしまう。また、整合回路に寄生 的に付加される大きな対グラウンド(基板)容量により所 望の周波数特性が得られないという問題があり、2 GHz 以上の周波数帯におけるシリコンMMICの実現が非常に困 難な状況にある。

【0009】したがって、本発明の目的は、低抵抗率の 半導体基板、特に一般的なシリコン基板を用いたRF IC において2GHz以上の周波数帯に適用可能なモノリシッ ク整合回路を提供することである。

[0010]

【課題を解決するための手段】上記の目的を達成するた め、本発明によれば、半導体基板と、前記半導体基板の 下面に形成されたその電位が第1の固定電位に固定され た第1の導電層と、前記半導体基板上を覆う第1の層間 絶縁膜と、前記第1の層間絶縁膜上に形成された第2の 層間絶縁膜と、前記第2の層間絶縁膜上に形成された第 1種の導電パターンと、を備え、前記第1種の導電パタ ーンが前記第1の導電層と協働して第1種の伝送線路と して機能しての第1種の伝送線路が整合回路の要素とし て用いられていることを特徴とする半導体集積回路、が 提供される。

【0011】また、上記の目的を達成するため、本発明 によれば、半導体基板と、前記半導体基板の下面に形成 されたその電位が第1の固定電位に固定された第1の導 電層と、前記半導体基板上を覆う第1の層間絶縁膜と、 前記第1の層間絶縁膜上に形成されたその電位が第2の 固定電位に固定された第2の導電層と、前記第1の層間 絶縁膜および前記第2の導電層上に形成された第2の層 間絶縁膜と、前記第2の層間絶縁膜上であって前記第2 の導電層が形成されていない領域上に形成された第1種 の導電バターンと、前記第2の層間絶縁膜上であって前 記第2の導電層が形成された領域上に形成された第2種 の導電パターンと、を備え、前記第1および第2の導電 パターンがそれぞれ前記第1、第2の導電層と協働して 第1種、第2種の伝送線路として機能し、前記第1種、 第2種の伝送線路がそれぞれ整合回路の要素として用い られていることを特徴とする半導体集積回路、が提供さ れる。

[0012]

【発明の実施の形態】次に、本発明の実施の形態につい

態を説明するための断面・斜視図である。図1におい て、11は半導体基板、12は第1の層間絶縁膜、13 は第2の固定電位導電層、14は第2の層間絶縁膜、1 5は、基板裏面の固定電位導電層(17)により第1の 伝送線路(TYPE A)となる第1の導電パターン、16は、 第2の固定電位導電層13と結合して第2の伝送線路(T YPE B)となる第2の導電パターン、17は、基板電位を 与える第1の固定電位導電層である。ととで、(TYPE A) と(TYPE B)の伝送線路は、後述するように、インダクテ ィブまたはキャパシティブ素子として機能し、整合回路 10 用素子として用いられる。第1、第2の導電パターン1 5、16はストライプ状ないしスパイラル状に形成され る。半導体基板の材料としては、シリコン、ゲルマニウ ム、GaAs、InP等が用いられる。シリコン基板や ゲルマニウム基板を用いる場合には、基板の抵抗率が1 00オームセンチメートル以下の低いものとなるが、本 願発明は低抵抗率基板を用いた場合にも十分の効果を期 待することができるものである。従って、高集積化が可 能で成熟した製造技術を利用することができるシリコン を用いることが特に有利である。半導体基板11の表面 20 領域内には、本発明に係る整合回路によって整合が図ら れるアクティブ素子が形成される。アクティブ素子とし ては、MOSFET、MESFET (HEMTを含 む)、接合型FET、バイポーラトランジスタが用いら れる。また、BiMOSやBiCMOSであってもよ い。本発明に係る整合回路によって整合が図られるアク ティブ素子の機能としては、増幅、周波数逓倍、ミキサ ー、発振などである。また、半導体基板11の他の表面 領域内には、整合をとる必要のない半導体デバイスを形 成することができる。それらの半導体デバイスとして は、メモリや論理回路などのディジタル回路を構成する 素子であってもよい。また、本発明による整合回路が形 成された半導体基板上に、別途製作された個別素子ある いは集積回路を搭載し、これらの個別素子や集積回路の 回路に対する整合のために、本願発明に係る整合回路を 使用することもできる。この場合、搭載される個別素子 や集積回路はフリップチップ構造の半導体装置とするこ とが好ましい。

【0013】第1、第2の層間絶縁膜の材料としては、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化 40 膜、PSG膜、BPSG膜などの無機絶縁膜やポリイミド膜、BCB(benzocyclobutene)膜などの有機絶縁膜を用いることが出来る。特に、第2の層間絶縁膜は膜厚4.0μm以上(RF周波数によって異なる)と厚く形成する必要があることから、有機絶縁膜または無機絶縁膜と有機絶縁膜との複合膜とすることが望ましい。第2の層間絶縁膜を厚く形成する必要があるのは、(TYPE A)の伝送線路を形成する第1の導電バターン15の半導体基板との電気的および磁気的結合を弱くするために必要なことである。第1の層間絶縁膜内には、半導体素子に対 50

する接続を図るために1層ないし複数層の配線が形成さ れる。また、(TYPE A)および(TYPE B)の伝送線路によっ て、整合が図られるアクティブ素子の各領域は、第1、 第2の層間絶縁膜12、14に開孔されたコンタクトホ ール、ピアホールを介して第2の層間絶縁膜14上にま で引き上げられて、第1または第2の導電パターン1 5、16に接続される。導電層13、17および導電バ ターン15、16の材料としては、A1(A1合金を含 む)、Au、Cuなどの金属、タングステンシリサイ ド、チタンシリサイド、コバルトシリサイドなどの高融 点金属シリサイド、あるいはこれらのシリサイドを用い たポリサイドを用いることができる。導電層13、17 に与えられる固定電位は、通常は接地電位(グラウン ド)であるが、交流的に接地されていればよく、必ずし も接地電位に固定する必要はない。また、二つの導電層 13、17の電位が同電位である必要もない。

【0014】次に、(TYPE A)および(TYPE B)の伝送線路の整合用素子としての機能について説明する。(TYPE A)の伝送線路は第1の固定電位導電層17をグラウンド層として第1の導電パターン15により構成され、(TYPE B)の伝送線路は第2の固定電位導電層13をグラウンド層として第1の導電パターン15により構成されている。ここで、(TYPE A)の伝送線路と(TYPE B)の伝送線路とは、図2(a)、(b)に示されるように、それぞれポート1とポート2の2つのポートを持つ伝送線路

(A)21、伝送線路(B)22と模式的に表わされるものとして以下説明する。両者の電気的な違いは、図1 に模式的に記入したL,R,Cの等価回路に現れている。図のLA,RA,LB,RBは配線金属によるインダクタンス、抵抗30 を表している。また、RSUBは半導体基板を介してグラウンドに向かって基板を流れる電流に対する基板抵抗であり、CA,CBは配線容量を表す。

【0015】配線構造の伝送線路と考えた場合、RA=RB になる断面形状を選ぶと配線構造(TYPE A)の方がRSUBの ため損失が大きくなる可能性がある。しかし、インダク タンスの大きさを比較すると(TYPE A)の伝送線路の方が 有利である。図3は、第1の導電バターン15 (TYPE A) と第2の導電バターン16 (TYPE B)の配線幅とインダク タンスの関係を実際の構造を作って評価した結果であ 40 る。同図は、横軸に配線幅を、縦軸に単位長当たりのイ ンダクタンスをとり4GHzでの評価をプロットしたも のである。同図に示されるように、(TYPE A)の伝送線路 が有する単位長当たりのインダクタンス値の方が(TYPE B)のものより2倍以上大きい。これは、インダクタンス 素子として伝送線路を選択するとき(TYPE A)の伝送線路 の方が有利であることを意味する。なぜなら、同じ大き さのインダクタンス値を持つ両タイプの配線長は(TYPE A)の方が短くすみ、配線のもつ総抵抗も短いために小さ くなり、直列抵抗の小さいインダクタンス素子を提供で きるからである。

【0016】次に、両タイプの伝送線路の周波数特性の 測定結果について説明する。図1の構造にて、シリコン 基板を用い、配線長を1mm、配線膜厚を3μmとし、 配線幅が3μmと80μmの2種類について図2に示さ れるように2ポートの伝送線路を形成し、ポート2側を ショート、オープンのときのポート1側から見た反射係 数を周波数0.1GHzから40GHzまで測った。そ の結果をスミスチャートにて図4と図5に示す。ポート 2側をショートした場合はインダクタンスの特性、ポー ト2側をオープンにした場合はキャパシタンスの特性を 10 見ているといえる。

【0017】図4は、(TYPE A)の伝送線路の測定結果を 示す。ポート2側ショートの結果で配線幅3μmと80 μmを比較すると低周波では配線幅が80μmの方がス ミスチャートの外側にあり直列抵抗性分が小さいが、高 い周波数になるとこれが逆転し配線幅3 μmの方のロス が小さい。このように(TYPE A)の伝送線路では、特に高 い周波数にてロスの少ないインダクタンス素子が実現で きる。例えば、50オームのシステムにて入出力インビ ーダンスの整合を図る場合、これ以上の特性インピーダ 20 ンスをもつハイインピーダンスのインダクティブ整合素 子が必要となるが、本発明による (TYPE A)の伝送線路に てこれを実現することができる。次に、ボート2オープ ンの結果をみると配線幅3μm、80μmともにスミス チャートの中心に向かうインピーダンスの軌跡になって おり直列抵抗性分が大きくQ値の低いキャパシタとして みえており、この配線構造(TYPE A)でキャパシティブ素 子を構成し整合回路を組んでもロスの大きい整合回路に しかならない。

【0018】図5は、(TYPE B)の伝送線路の測定結果を 30 に行える。 示す。ポート2側ショートの結果をみると、(TYPE A)と さほど変わらない特性を示している。しかし、先に述べ たようにインダクタンスの絶対値が同じ配線幅、長さで 小さいので配線構造(TYPE A)と比べてインダクタンス素 子としては不利である。

【0019】次に、ポート2オープンの結果をみると配 線幅80μmではほとんどスミスチャートの外周をなぞ るように軌跡を描いており、Qの高いキャパシタンスと して動作しうることを示している。配線幅80μmに対 配線の直列抵抗によるものである。とのようにキャパシ ティブな素子を構成するには、(TYPE B)の伝送線路を使 用することが有利である。以上説明したように、本発明 によれば、低抵抗率の半導体基板上にも、2 GHz以上の 髙周波にてQ値の高いインダクティブ素子とキャバシテ ィブ素子とを形成することが可能になり、これらの素子 を組み合わせて入出力整合回路を構成すると、低抵抗率 の半導体基板上に2GHz以上の周波数帯で動作するRF IC を実現することが可能になる。

[0020]

【実施例】次に、本発明の実施例について図面を参照し て詳細に説明する。図6は、本発明の一実施例の主要部 を示す断面図である。図6に示すように、640 µm厚 のシリコン基板601表面上にMOSFETを形成した後、0. 6μm厚のシリコン酸化膜602を層間絶縁膜として形 成しその上に膜厚0.7µmのA1からなる配線層60 3を形成した後、さらに膜厚1: 5μmのシリコン酸化 膜604を成膜する。そして、その上に膜厚0.7μm のA 1からなるグラウンドプレーン605を配線しその 上に膜厚1μmのシリコン窒化膜606を成膜する。 と こまでは、いわゆる通常の2層配線CMOSプロセスと称さ れるプロセスを使って形成できる。さらに本実施例にお いてはシリコン窒化膜606の上に膜厚4.7µmのポ リイミド膜607を成膜しその上に膜厚3μmのAlを 用い、(TYPE A)の伝送線路となる第1導電バターン60 8と、(TYPE B)の伝送線路となる第2導電パターン60 9を形成した。そして、基板裏面に第1導電パターン6 08のグラウンド層となる裏面グラウンド層610をシ リコン基板601とオーミックに接触させて形成した。 ここで、ポリイミド膜が4.7μmとしたのは20 GHz以上 の周波数において良い整合回路を形成することを目標と しているからである。

【0021】本実施例において、グラウンドプレーンを 形成しシリコン窒化膜にて被覆するまでの工程は、前述 したように通常用いられているCMOSプロセスと同様 の工程であるから、CMOSプロセスで可能な大規模なディ ジタルICを作り込んだ後、RFICのための整合回路を独立 して作製することが可能である。したがって、ディジタ ルICとRF ICとを同一チップ上に集積化することが容易

【0022】次に、この実施例の配線構造を用いたオン チップマッチング増幅器について説明する。図7(a) に回路構成図を示し、図7(b)にその等価回路図を示 す。図7において、Qは、ゲート長0.18μm、ゲート幅 200μm、相互コンダクタンスが90mSのMOSF ETであって、その入力側に、(TYPE B)の伝送線路 (B) 701と(TYPE A)の伝送線路(A) 702が配置 され、その出力側に(TYPEA)の伝送線路(A)703と (TYPE B)の伝送線路(B) 704が配されている。伝送 して3μmの場合若干内側に軌跡を描いているがこれは 40 線路(А)702は、配線幅3μm、配線長370μmに 形成され、伝送線路(A)703は配線幅3μm、配線 長215μmに形成されている。図7(b)の等価回路 では、それぞれの伝送線路はそれぞれハイインピーダン スのインダクタL1、L2として示されている。また、 伝送線路(B)701は、配線幅80μm、配線長45 6μmに形成され、伝送線路(B)704は配線幅80 μm、配線長500μmに形成されている。図7(b) の等価回路では、それぞれの伝送線路はそれぞれローイ ンピーダンスのキャパシタCl、C2として示されてい 【0023】出来上がったICをネットワークアナライザーを用いてスキャタリング(S)パラメータを測定した結果を図8に示す。ドレイン電極に2V、ゲート電極に1.2 V加え、ドレイン電流を25 mA流している。利得521は20 GHzで7 dBと高い性能を得ている。入出力のミスマッチを表わすS11,S22は20 GHzで-10dB以下となっており入出力マッチングが達成されていることが分かる。

【0024】次に、図6に示した実施例の配線構造を用 いたオンチップマッチング増幅器の他の例について説明 10 る。 する。図9(a)に回路構成図を示し、図9(b)にそ の等価回路図を示す。図9に示されるように、ゲート長 0.18μm、ゲート幅200μm、相互コンダクタンスが 90mSのMOSFETQ1、Q2がカスコード接続さ れており、その入力側に、(TYPE B)の伝送線路(B)9 01と(TYPE A)の伝送線路(A) 902が配置され、そ の出力側に(TYPE A)の伝送線路(A)903と(TYPE B) の伝送線路(B)904が配置されている。この実施例 では、トランジスタがカスコード接続されていることに より高い周波数での動作が可能であり、またゲート接地 20 になっているMOSFETQ2のゲートバイアス電圧をコント ロールすることによって利得を制御することができる。 【0025】伝送線路(A)902は、配線幅3 μm、 配線長370μmに形成され、伝送線路(A)903は配 線幅3μm、配線長435μmに形成されている。図9 (b) の等価回路図では、それぞれの伝送線路はそれぞ れハイインピーダンスのインダクタL3、L4として示 されている。また、伝送線路(B)901は、配線幅8 0μm、配線長387μmに形成され、伝送線路(B) 904は配線幅80µm、配線長436µmに形成され 30 ている。図9(b)の等価回路では、それぞれの伝送線 路はそれぞれローインピーダンスのキャパシタC3、C 4として示されている。

【0026】出来上がったICをネットワークアナライザーを用いてSバラメータの評価を行い、周波数特性としてプロットしたグラフを図10に示す。同図では、ドレイン電極側に3V、MOSFETQ1のゲート電圧VCIを1Vとし、MOSFETQ2のゲート電圧VC2を1.9Vから1.0Vに変えたときのS21をプロットしている。電流はVC2が1.9Vのとき15.5mAである。グラフに示されるように、23GHzで10d 40 Bという高い性能が得られ、かつ10-23GHzと広帯域に渡って平坦な特性をもつアンプが実現できている。また、VC2を絞ることにより利得をOdBまで可変できることが分かる。

加する。最外周300μm、配線幅10μm、配線間隔5μmで2.5周巻いたスパイラルインダクタを、図6に示す(TYPE A)と(TYPE B)の構造に製作し、その特性を測定した。その結果を図12に示す。この図はボート2側をショートし、ボート1側から見た反射係数を周波数0.05GHzから40GHzまで変化させたときの軌跡として表わしたスミスチャートである。図に示されるように、この場合においても(TYPE A)構造のパターンの方が外側を回り損失の少ないインダクタを形成し得ることが示されている。

10

【0028】次に、(TYPE A)構造のスパイラル状導電バ ターンにより作製した整合回路の実施例について説明す る。図13に示すように、カスコード接続されたMOSFET Q1、Q2の入出力にスパイラル状インダクタをオンチ ップで装荷した。そのSパラメータの評価結果を図14 に示す。同図には、MOSFETQ2のドレイン電極側の電圧 が3V、MOSFETQ1のゲート電圧VC1が1Vで、Q2のゲー ト電圧VC2が1.6VのときのS21、S11,S22がプロットされ ている。消費電流は18.5mAである。スパイラル形状の場 合大きなインダクタンスを得ることができるため、8CHz 程度のところでのマッチングが取れるようになる。図1 4に示されるように、6-10GHzのところでS11,S22が最小 となっている。最小値はS11で-5dB、S22で-10dBとさほ ど小さくはないがこれはスパイラル状インダクタの装荷 のみだからであり、キャパシティブな素子の追加により より良い整合状態を達成できる。なお、利得S21は15dB 以上を得ている。

[0029]

【発明の効果】以上説明したように、本発明によれば、低抵抗率の半導体基板上にも良質な整合回路を形成することが可能になり、シリコン基板のような低抵抗率基板を用いても2 GHz以上の周波数で動作するRF IC を実現することができる。さらに、本発明の半導体集積回路は従来のCMOSプロセスをそのまま利用することができる。そして、本発明に係る整合回路はこのCMOSプロセスの後これと独立して作製が可能なので、従来のプロセスによるディジタル回路と本発明の整合回路によって構成されるRF回路とを同じチップの上に搭載することなども容易に行うことが可能になり、多機能で高性能の半導体集積回路を安価に提供することが可能になる。

【図面の簡単な説明】

【図1】本発明の実施の形態を説明するための、本発明の整合回路に用いる2種類〔(TYPE A)と(TYPE B)〕の伝送線路を備えた半導体集積回路の断面・斜視図。

【図2】2ポートを有する、本発明による(TYPE A)、(TYPE B)の伝送線路を示す模式図。

【図3】整合回路に用いる本発明の伝送線路の単位長あたりのインダクタンス値を(TYPE A)と(TYPE B)に分けて示した特性図。

【図4】本発明の(TYPE A)の伝送線路のボート2側をシ ョート、オープンしたときのボート1側からみた特性

【図5】本発明の(TYPE B)の伝送線路のボート2側をシ ョート、オープンしたときのポート1側からみた特性 図。

【図6】本発明の一実施例の断面図。

【図7】本発明の実施例である入出力整合型MOSFETアン プの回路図。

【図8】図7に示される実施例の利得、反射特性の周波 10 数依存性を示す特性図。

【図9】本発明の実施例であるカスコード型MOSFETアン ブの回路図。

【図10】図9に示される実施例の利得の周波数依存性 を示す特性図。

【図11】本発明の実施例を説明するための、スパイラ ル状導電パターンの平面図。

【図12】本発明の実施例を説明するための、2種類 〔(TYPE A)と(TYPE B)〕のスパイラル状導電パターンの 反射係数を示す特性図。

【図13】本発明の実施例である、スパイラルインダク タを入出力部の整合回路とするカスコード型MOSFETアン プの问路図。

【図14】図13に示される実施例の利得、反射特性の 周波数依存性を示す特性図。

【図15】抵抗負荷型MOSFET増幅器と入出力整合型MOSF ET増幅器の回路図。

*【図16】MOSFETのMSG/MAGと、抵抗負荷型増幅器の利 得および入出力整合型増幅器の利得の周波数特性を示す 特性図。

12

【符号の説明】

11 半導体基板

12 第1の層間絶縁膜

13 第2の固定電位導電層

14 第2の層間絶縁膜

15 第1の導電パターン

16 第2の導電パターン

17 第1の固定電位導電層

21 伝送線路(A)

22 伝送線路(B)

601 シリコン基板

602、604 シリコン酸化膜

603 配線層

605 グラウンドプレーン

606 シリコン窒化膜

607 ポリイミド膜

608 第1導電パターン

609 第2導電パターン


610 裏面グラウンド層

702、703、902、903 伝送線路(A)

701、704、901、904 伝送線路(B)

1101、1301、1302 スパイラル状導電バタ ーン


【図1】




- 12 第1の層間絶縁膜 13 第2の固定電位導電層 14 第2の層間絶縁膜


- 15 第1の導盘パターン
- 16 第2の導電パターン 17 第1の固定電位導電層


【図2】





【図8】

















フロントページの続き

Fターム(参考) 5F033 HH04 HH08 HH09 HH11 HH13

HH26 HH27 HH28 MM05 RR04

RR06 RR08 RR14 RR15 RR21

RR22 TT04 W05 W08 W10

WWOO

5F038 AC03 AC05 AC15 AC16 AZ04

BH10 CD03 CD04 CD18 DF01

DF02 DF05 DF12 EZ01 EZ02

EZ20

5F048 AA00 AB01 AB03 AB10 AC01

AC05 AC07 AC10 BA01 BA14

BA15 BF02 BF06 BG01 BG03